工程師解決了困擾原子級薄晶體管多年的介面問題，同時實現了薄絕緣層和強電子流兩大目標。
十多年來，原子級薄半導體一直被視為超越傳統矽晶片的有前途路徑。這些僅一個原子厚的材料具備出色的電學特性，原則上可實現比現有設備更小、更快、更節能的晶體管。但一個頑固的工程問題始終存在。
一個正常工作的晶體管需要一個極薄的絕緣層——柵極介電層——位於半導體上方，幫助控制電子運動。隨著晶體管縮小，使這一層更薄可改善電學控制。但將這樣的絕緣層添加到原子級薄半導體上時，會擾亂材料之間的精密介面，導致電子散射並抵消性能增益。
台灣國立陽明交通大學的研究人員與台積電企業研究合作，現已展示了一種新方法。他們沒有尋找更好的半導體或不同的介電材料，而是專注於兩種材料相遇的狹窄區域——僅幾個原子厚的區域。
團隊首先將超薄磊晶鋁層直接放置在單層二硫化鉬（MoS₂）上，然後小心地將鋁氧化，產生約0.42奈米厚的氧化鋁層。之後，他們添加了二氧化鉿柵極介電層。
這個工程設計的介面同時執行兩項任務：它創造了一個光滑連續的表面，使介電層能均勻生長；同時作為原子緩衝層，限制不必要的電學相互作用，幫助電子繼續高效通過晶體管通道。
使用新的介面設計，研究人員製造了等效氧化物厚度約為1奈米的短通道頂柵晶體管。這些設備顯示出低漏電流、最小滯後和強跨導——這是在原子級薄晶體管中難以實現的組合。
由於團隊使用了化學氣相沉積生長的單層MoS₂，而非機械剝離的薄片，這種方法與最終可能適用於晶圓級量產的材料和工藝相容。
這項發現指向了半導體設計的更廣泛變革。幾十年來，改進晶體管意味著尋找更好的材料或使設備更小。但當元件接近原子尺寸時，分隔不同材料的介面變得越來越重要。這些區域可能只有幾個原子厚，但它們強烈影響著兩側材料協同工作的效果。
隨著半導體行業尋找超越傳統矽晶片縮放的方法，學會以原子精度工程設計這些介面，可能變得與發現新材料本身一樣重要。